系统的硬件设计和实现
整个系统的设计如图3所示，下面将从DSP核心处理器、视频处理通道、帧存储器、一体化球型摄像机控制等几个方面进行阐述。
DSP核心处理器
系统采用了ADI公司最新推出的BLACKFIN DSP，主频可以达到750MHz，它是基于ADI公司与Intel公司联合开发的微信号结构（MSA），外部存储器接口可以和SDRAM、FLASH、异步RAM实现无缝连接。PPI接口可以和视频解码器、编码器实现无缝连接，加强了系统的稳定性。 除通用I/O、实时时钟和定时器外，所有其他的外设都有独立的DMA通道，片内还有一个独立的存储器DMA通道，专用于在DSP的不同存储空间进行数据传输，包括外部的SDRAM和异步存储器。片内总线能以133MHz的速度运行，提供了足够的带宽以保证处理器内核的速度能够与片内和片外外设匹配，特别适合于图像处理。
系统使用ADSP-BF533 （DSP（1））和ADSP-BF531（DSP（2））组成核心处理部分。750MHz的DSP（1）通过PPI接口的DMA通道进行实时图像采集，实现运动目标的跟踪算法，然后通过UART接口对一体化球型摄像机进行控制。同时使用通用I/O口模拟I2C总线，对视频解码芯片SAA7113H和视频编码芯片SAA7185B进行初始化设置和控制。400MHz的DSP（2）通过PPI接口，将视频合成后的图像采用DMA的方式编码输出。
视频处理通道
如图3所示，模拟视频信号（CVBS）通过SAA7113H芯片进行视频解码，输出标准的ITU 656 YUV 4 ： 2 ： 2 视频流（8-bit），然后通过DSP（1）的PPI接口，由其DMA通道0，传送到帧存储器中。DSP（1）处理完的数据经SPORT接口传送到DSP（2）的帧存储器中，由其DMA通道0，通过PPI接口送至SAA7185B，输出标准的模拟视频信号。因为PPI接口可以实现与视频编、解码器的无缝连接，所以简化了视频同步和锁相控制电路的硬件设计，同时还大大加强了系统的可靠性。通过PPI _CONFIG控制寄存器还可以进行数据过滤，选择感兴趣的数据，系统中滤掉了同步控制字符，保留了有效视频数据，节省了帧存储器存储空间。如图4所示，每行中的前288个字节同步控制字符可以被过滤掉，只保留有效视频数据。DSP（1）的PPI接口工作在ITU 656下的输入模式，DSP（2）的PPI接口工作在ITU 656下的输出模式。
图3 嵌入式运动目标智能跟踪系统硬件设计
图4 PAL制式下ITU-656 YUV 4：2：2数据流格式描述
