当前位置RFID世界网 > 技术文章 > 其它 > 正文

基于FPGA的915 MHz射频读卡器设计

作者:杨碧华,文张斌 来源:微型机与应用 2013-11-05 11:36:45

摘要:参照ISO/IEC 18000-6 Type B 协议设计了一款工作频率为915 MHz的射频读卡器,采用FPGA完成协议中规定的数字信号处理,C8051F020单片机作为主控器。利用Verilog HDL硬件描述语言,搭建FPGA内部各个小模块及系统的验证平台,选用Altera公司Cyclone系列的EP1C6Q240C8芯片为目标器件,使用Quartus II进行综合,并通过时序和功能验证。实验结果表明,该读卡器符合ISO/IEC 18000-6 Type B 协议要求,具有结构灵活、体积小、升级容易等优点。

关键词:射频识别[219篇]  读卡器[64篇]  FPGA[20篇]  C8051F020[0篇]  

  3 验证方案

  3.1 验证平台的建立

  为了验证所设计的读卡器能否完成预期的功能,设计了相应的验证平台[8]。验证平台由数据解码通道、数据编码通道以及指令分析器三部分组成。数据解码通道是对读卡器发送出的数据帧进行解码,提取指令的原始数据;指令分析器是对收到的指令数据进行判断,同时返回相应的数据并发送给数据编码通道;数据编码通道则是对发送来的数据进行编码,再发送给读卡器。

  平台采用Verilog HDL硬件语言搭建,选用Altera公司Cyclone系列的EP1C6Q240C8芯片为目标器件,使用Quartus II进行综合验证,其结构框图和电路原理图分别如图6、图7所示。

  

  3.2 测试结果分析

  (1)时序分析

  通过运行QuartusII 7.1自带的时序分析器,可以得到时序分析的一些参数:tsu(输入建立时间)、tco(时钟到输出延时)、th(保持时间)分别为3.530 ns、13.174 ns、0.751 ns。基频时钟clk最大可以达到89.06 MHz,而ISO/IEC 18000-6 Type B协议规定的基频时钟为40 kHz。从分析本系统的时序结果显示,完全符合协议要求。具体的时序分析结果如图8所示。

  

  基于FPGA的915 MHz射频读卡器设计

  (2)功能分析

  功能分析以GROUP_SELECT_LT命令为例。 GROUP_SELECT_LT命令是多卡操作中的组选命令,射频卡接到此命令,卡内指定地址的数据与帧中提供的数据进行对比。若卡内数据较小,则返回射频卡的64 bit序列号,否则不作任何响应。GROUP_SELECT_LT命令的命令号为03,地址设为0F,掩码设为FF,64 bit数据全设为F,所以从MCU传给FPGA的命令数据为03_0F_FF_FFFF_FFFF_FFFF_FFFF。原始数据经过FPGA数字信号处理模块处理后,就成了一帧基带数据信号。验证平台将读卡器发来的数据帧进行解码,然后判断指令并返回射频卡的64 bit序列号,经编码后成一帧数据帧发送给读卡器。读卡器收到此帧后即解码,并进行CRC校验,若都没有错,则把解码后的数据传输给MCU。

  GROUP_SELECT_LT命令仿真波形图如图9所示,实验证明可实现ISO/IEC 18000-6 Type B协议。

  随着RFID相关国际标准的确立(如ISO/IEC 18000)RFID的研发已成为国际性的课题。在诸多RFID工作频段中,UHF频段的RFID技术前景最为看好,也成为现今RFID技术领域研究的热点。

  

基于FPGA的915 MHz射频读卡器设计

 已有0条评论 我要评论 联系编辑 分享到:网易新浪腾讯人人开心网豆瓣MSN


最新评论(加载最新评论):


上一篇:从安博会看一卡通企业商业模式探寻与技术突破


相关文章:


关键字搜索:


新闻中心:射频识别[705篇]  读卡器[215篇]  FPGA[0篇]  C8051F020[0篇]  

成功应用:射频识别[32篇]  读卡器[35篇]  FPGA[0篇]  C8051F020[0篇]  

解决方案:射频识别[48篇]  读卡器[84篇]  FPGA[1篇]  C8051F020[0篇]  


图片文章: