3 理论计算
|
IC等效电路 |
图7电子标签等效电路[1]
平板电容计算公式：C=εε0S/d（1）
式中单位：电容C（F）；面积S（m2）；极板间距d（m）
真空介电常数：ε0= 8.85×10-12
空气相对介电常数ε1=1
膜的相对介电常数ε2≈2
由芯片的Datasheet得到某款芯片的尺寸为：0.66×10-3m× 0.66× 10-3m[1]
3.1未敷膜和敷膜芯片与窄缝隙天线之间产生的寄生电容及不可控电容偏差范围：
图8芯片在窄缝隙天线上
假设未敷膜及敷膜芯片与窄缝隙天线正对面积均为芯片面积的60%（见图8）
正对面积 S1=0.66 × 10-3× 0.66× 10-3× 60% ≈ 0. 26× 10-6m2（2）
S2=0.66 × 10-3× 0.66 × 10-3× 60% ≈ 0. 26× 10-6m2（3）
未敷膜芯片与窄缝隙天线正对面积之间的间距为钝化层的厚度（见图9）：
d1=1.2×10-6m
图9未敷膜芯片与天线之间间距
敷膜芯片与窄缝隙天线正对面积之间的间距为钝化层+膜的厚度（见图10）：
d2=8.2× 10-6 m
图10敷膜芯片与天线之间间距
电容计算：
C1=ε1ε0S1/d1=1 ×8.85 × 10-12×0. 26 × 10-6 ÷1.2 × 10-6 ≈ 1.9 pF（4）
C2=ε2ε0S2/d2=2 ×8.85 × 10-12×0.26 ×10-6 ÷8.2 ×10-6 ≈ 0.28 pF（5）
假设倒封装贴片时受到导电胶及压力等因素的影响，使芯片与天线之间的间距有0.2×10-6 m高度不可控，用d1d2表示不可控高度最大间距。
可能达到的最大间距：
d1=1.4 × 10-6m
d2=8.4 × 10-6 m
最大间距时的电容：
C1=ε1ε0S1/d1=1 ×8.85 ×10-12×0. 26 ×10-6 ÷1.4 × 10-6≈ 1.6 pF（6）
C2=ε2ε0S2/d2=2 ×8.85 × 10-12×0.26 × 10-6÷8.4× 10-6≈ 0.27 pF（7）
不可控电容偏差的范围：
ΔC1 =C1-C1= 1.9 -1.6 = 0.3 pF（8）
所以未敷膜芯片与窄缝隙天线间不可控电容偏差范围为：0~0.3 pF
ΔC2 =C2-C2= 0.28 -0.27 = 0.01pF（9）
敷膜芯片与窄缝隙天线间不可控电容偏差范围为：0~0.01pF
从芯片的等效电路（见图7）得知，芯片的等效电容为0.8 pF；未敷膜芯片与窄缝隙天线间的寄生电容1.6 pF及不可控电容偏差范围0~0.3 pF均与芯片的等效电容0.8 pF接近，尤其是不可控电容偏差范围0~0.3 pF较大，所以对电子标签灵敏度一致性影响较大；
敷膜芯片与窄缝隙天线间的寄生电容0.28pF及不可控电容偏差范围0~0.01 pF均比芯片的等效电容0.8 pF小很多，所以对电子标签灵敏度一致性影响较小。
3.2 未敷膜芯片与宽缝隙天线产生的寄生电容及不可控电容偏差范围：
假设未敷膜芯片与宽缝隙天线正对面积为芯片面积的30%（见图11）
图11芯片在宽缝隙天线上
正对面积 S3=0.66× 10-3× 0.66× 10-3× 30% ≈ 0. 13× 10-6m2（10）
未敷膜芯片与宽缝隙天线正对面积之间的间距为钝化层的厚度：
基本间距：d3=1.2× 10-6m
最大间距：d3=1.4× 10-6m
电容计算：
C3=ε1ε0S3/d3=1 ×8.85 × 10-12×0. 13 × 10-6 ÷1.2 × 10-6≈ 0.9 6 pF（11）
C3=ε1ε0S3/d3=1 ×8.85 × 10-12×0. 13 × 10-6 ÷1.4 ×10-6≈ 0.82 pF（12）
ΔC3 =C3–C3= 0.96-0.82 = 0.14 pF（13）
所以未敷膜芯片与宽缝隙天线间不可控电容偏差范围为：0~0.14 pF
未敷膜芯片与宽缝隙天线间的寄生电容0.96pF及不可控电容偏差范围0~0.14 pF均比与窄缝隙天线间的寄生电容1.6 pF及不可控电容偏差范围0~0.3 pF小，所以比窄缝隙天线对电子标签灵敏度一致性的影响要小。
通过电子标签测试仪实验测试和理论计算得出结论：未敷膜芯片与窄缝隙天线间的寄生电容和电容偏差是造成电子标签灵敏度一致性差的主要原因。
