当前位置RFID世界网 > 技术文章 > 其它 > 正文

基于MRF24J40的无线收发器电路方案设计

作者:不详 来源:RFID世界网收录 2012-09-06 11:41:46

摘要:采用MRF24J40构成的IEEE802.15.4无线收发器电路,支持MiWiTM,ZigBee等协议。

关键词:RFID[1292篇]  ZigBee[79篇]  天线[96篇]  收发器芯片[1篇]  

  1 IEEE802.15.4收发器芯片MRF24J40

IEEE802.15.4 无线收发器MRF24J40芯片内部包含有SPI接口、控制寄存器、MAC模块、PHY驱动器四个主要的功能模块,支持 IEEE802.15.4,MiWiTM,ZigBee等协议,工作在2.405~2.48 GHz ISM频段,接收灵敏度为-91 dBm,最大输入电平为+5 dBm,输出功率为+0 dBm,功率控制范围为38.75 dB,集成有20 MHz和32.768 kHz主控振荡器,MAC/基带部分采用硬件CSMA-CA结构,自动ACK6和FCS检测,CTR、CCM和CBC-MAC模式采用硬件加密(AES- 128),电源电压范围为2.4~3.6 V,接收模式电流消耗为18 mA,发射模式电流消耗为22 mA,睡眠模式电流消耗为2μA。

MRF24J40 采用6 mm×6 mm QFN-40封装,引脚端封装形式如图1所示。图中:引脚端RFP和RFN分别为芯片的RF差分输入/输出正端和负端,两者都是模拟输入/输出端口,与系统天线相连接;VDD为电源电压输入引脚端,每个电源电压输入引脚端都必须连接一个电源去耦电容;GND为接地引脚端,必须低阻抗的连接到电路的接地板;GPIOO~GPIO5是通用数字I/O口,其中GPIO0也被用来作为外部功率放大器使能控制,GPIO1和GPIO2也被用来作为外部TX/RX 开关控制;RESET为复位引脚端,低电平有效;WAKE为外部唤醒触发输入端;INT为到微控制器的中断引脚端;SDO,SDI,SCK和CS是 MRF24J40的SPI接口输入输出引脚端,其中SDO是MRF24J40的串行数据输出,SDI是MRF24J40的串行接口数据输入,SCK是串行接口的时钟,CS是串行接口使能控制引脚端;LPOSC1和LPOSC2为32 kHz晶振输入正端和负端;OSC1和OSC2为20 MHz晶振输入正端和负端;CLKOUT为20/10/5/2.5 MHz时钟输出端;LCAP引脚端用来连接一个180 pF的PLL环路滤波器电容;XIP和RXQP为接收I通道和Q通道输出正端。

2 MRF24J40构成的IEEE802.15.4无线收发电路

MRF24J40 构成的IEEE802.15.4无线收发电路如图2所示,各电源电压引脚端根据需要分别连接了27 pF,10 nF,100 nF,2.2μF去耦电容器。RF差分输入/输出正端RFP和负端RFN通过L3,L4,G37和C43组成平衡一不平衡变换电路,将MRF24J40的 RF差分输入/输出形式转换为单端输入/输出形式。L1,C23和C33构成π型匹配电路,使平衡一不平衡变换电路阻抗与天线的阻抗相匹配。LPOSC1 和LPOSC2引脚端连接32 kHz晶振和电容,构成32 kHz时钟振荡器电路。OSC1和OSC2引脚端连接20 MHz晶振和电容,构成20 MHz时钟振荡器电路。产生的时钟信号作为芯片内部时钟信号,并可以提供给外部的微控制器使用。

引脚端RESET,WAKE,INT,SDO,SDI,SCK,CS连接到微控制器,在微控制器的控制下完成数据的收发。

3  印制电路板(PCB)设计

3.1 PCB设计基本要求

MRF24J40构成的IEEE802.15.4无线收发电路工作频率范围为2.405~2.48 GHz,对PCB的设计有十分高的要求。PCB采用4层结构,如图3所示,分别为信号层,RF接地层,电源布线层和接地层,采用FR4材料。

12

 已有0条评论 我要评论 联系编辑 分享到:网易新浪腾讯人人开心网豆瓣MSN


最新评论(加载最新评论):


上一篇:RFID身份码发射器硬件设计


相关文章:


关键字搜索:


新闻中心:RFID[8482篇]  ZigBee[152篇]  天线[128篇]  收发器芯片[0篇]  

成功应用:RFID[867篇]  ZigBee[29篇]  天线[3篇]  收发器芯片[0篇]  

解决方案:RFID[845篇]  ZigBee[40篇]  天线[19篇]  收发器芯片[0篇]  


图片文章:

热点专题