基带处理和网络接口
在基带频率上，FPGA执行发送至DAC和来自模数转换器（ADC）的波形的信道化任务。这一过程也被称为数字中频处理，涉及滤波、增益控制、频率转换和采样率变化等。FPGA甚至可以并行处理多个信道。
图2显示了一个射频读卡器的架构。其他基带处理任务包括：
- 先导字段检测
- 排序估计
- 调制和解调（ASK、频移键控和相移键控）
- 信号产生
- 相关器处理
- 峰值检测和阈值设定
- CRC纠错和校验和
- 编码和解码（NRZ、Manchester、单极性、差分双极性和Miller）
- 帧检测
- ID去扰
- 安全加密引擎
所收到的RFID标签数据可通过串口或网络接口被传送至企业系统服务器。这种传统的架构正逐步演变为一个高级分布式 TCP/IP 网络的一个部分。在该网络中，射频读卡器将负责管理临近的标签。
在这种情况下，射频读卡器就象是电子标签和连接至企业软件系统的智化分布式数据库之间的网关。
取决于硬件/软件功能分区情况，这些基带任务即可在FPGA上完成，也可在DSP上完成，或者由二者联手执行。Xilinx公司推出了一个IP内核套件，其中包括FIR、CIC、DDS、DUC、DDC、比特相关器、正弦/余弦LUT等。这些逻辑电路非常适合执行加密引擎任务（加密引擎采用移位寄存器和XOR）。针对Xilinx？ VirtexTM-4系列的DSP48引擎十分适合执行其他信号处理任务。
一个基带处理器负责控制各种基带处理任务的功能性和调度，还负责链路层协议。这些基带处理任务包括跳频、发送前侦听、防冲突算法处理等。基带处理器还提供了以太网、USB、固件等接口。
基带任务和数字化射频信道化处理，可提高全FPGA解决方案的吸引力和集成度。FGPA功能、DSP功能，以及基带处理功能，都可被整合于一个带有嵌入式处理器的FPGA.
图 3 显示了一个基于 FPGA 的 RFID 处理器的架构。嵌入式处理器可以是一个硬核（譬如，Virtex-4 FX产品家族采用的PowerPCTM），还可以是一个软核 （譬如SpartanTM设备中采用的MicroBlazeTM），甚至是PowerPC和MicroBlaze的结合体。用户可以将内置硬以太网MAC（EMAC）连接至外部以太网物理层，进而连接至以太网。另外，用户还可使用面向10/100-BaseT的Lite Ethernet MAC IP.
PowerPC/MicroBlaze嵌入式处理器执行以下任务：
- EPC数据处理和前转
- 协议处理
- 询问调度
- TCP/IP 网络接口
- 控制和监视
- 调制解调器控制
- 升级代理
- HTTP服务器
- SNMP/MIB处理
Xilinx千兆以太网系 统 参 考 设 计（GSRD）是一个基于EDK的参考系统，能够在基于TCP/IP的协议接口和用户数据接口之间搭起一座高性能的桥梁。GSRD的组件具备满足TCP/IP系统每比特和每包开销要求的功能。
Xilinx还针对Monta Vista Linux 和 Treck堆栈提供了发射性能基准。采用 Xilinx Platform Studio （XPS）微处理器库定义的Nucleus PLUS RTOS，为采用MicroBlaze和PowerPC处理器的系统带来了新的优势。Nucleus PLUS RTOS尺寸很小，这意味着它能够利用片上现有的存储器，从而最大限度降低功耗，提高性能。此外，广泛的中间件使得Nucleus PLUS RTOS成为RFID后端网络的理想选择。
利用XilinxCoolRunnerTM-II型CPLD，手持式射频读卡器可连接至硬盘驱动器、QWERTY键盘、可移动硬盘接口、各种显示设备和其他计算机外设（如图4所示）。这些CPLD还能帮助应用处理器，并且满足低功耗、高性能和更小芯片封装等要求。
